

ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH

ĐOCC



Tài liệu hướng dẫn thực hành
THIẾT KẾ VI MẠCH SỐ

Tác giả: **Ngô Hiếu Trường**

LUU HÀNH NỘI BỘ

Thành phố Hồ Chí Minh – Tháng 09/2017

MỤC LỤC

NỘI QUY THỰC HÀNH	1
BÀI THỰC HÀNH SỐ 1	2
1.1. Mục tiêu.....	2
1.2. Công cụ Galaxy Custom Designer và thư viện PDK 90nm	2
1.2.1. Đăng nhập và chạy license máy ảo REDHAT	2
1.2.2. Luồng thiết kế của Galaxy Custom Designer	2
1.2.3. Khởi động Galaxy Custom Designer.....	2
1.2.4. Làm quen với cửa sổ schematic editor.....	5
1.3. Thiết kế schematic và mô phỏng inverter (Front-end).....	7
1.3.1. Thiết kế mạch inverter	7
1.3.2. Tạo Symbol.....	8
1.3.3. Test-bench	10
1.3.4. Mô phỏng kết quả bằng SAE.....	12
1.3.5. Mô phỏng thiết kế bằng lệnh SPICE	14
1.4. Layout Inverter (Back-end).....	17
1.4.1. Tạo thư viện làm việc và các luật thiết kế	17
1.4.2. Quy ước khi layout	17
1.4.3. Tạo mối nối chung giữa các CMOS	18
1.4.4. Layout inverter	18
1.4.5. Kiểm tra Design Rules Check (DRC).....	21
1.4.6. Kiểm tra Layout Versus Schematic (LVS).....	22
1.4.7. Trích xuất tụ, trở ký sinh (Layout Parasitic Extraction – LPE)	23
1.5. Các thắc mắc thường gặp	25
1.5.1. Cảnh báo không tìm thấy file lib.defs?	25
1.5.2. Một số phím tắt cơ bản nên nhớ	27
1.5.3. Không nhìn thấy các lớp LPPs trong cửa sổ layout?	27
BÀI THỰC HÀNH SỐ 2	29
2.1. Mục tiêu.....	29
2.2. Thiết kế và mô phỏng cổng NAND 2	29
2.2.1. Bảng chân trị của NAND 2.....	29
2.2.2. Thiết kế schematic và symbol.....	29
2.2.3. Layout NAND2 và mô phỏng.....	30
2.2.4. Yêu cầu trong bài báo cáo phần này(Schematic và layout).....	30

2.3.	Thiết kế và mô phỏng bộ full adder 2-bit.....	30
2.3.1.	Bảng chân trị của bộ full adder.....	30
2.3.2.	Thiết kế schematic và symbol full adder 1-bit.....	30
2.3.2.	Layout full adder và mô phỏng full adder 1-bit.....	31
2.3.3.	Thiết kế schematic và layout bộ full adder 2-bit	31
2.3.4.	Yêu cầu trong bài báo cáo phần này(Schematic và layout)	31
BÀI THỰC HÀNH SỐ 3	32	
3.1.	Mục tiêu.....	32
3.2.	Thiết kế và mô phỏng JK Flip Flop từ D Flip Flop.....	32
3.2.1.	Bảng chân trị.....	32
3.2.2.	Schematic và symbol của D FF	32
3.2.3.	Layout DFF và mô phỏng.....	33
3.2.4.	Thiết kế schematic, layout và mô phỏng JK Flip Flop từ DFF	33
3.2.5.	Yêu cầu trong bài báo cáo ở phần này(Schematic và layout).....	33
3.3.	Thiết kế và mô phỏng mạch đếm đồng bộ 2bit sử dụng JK FF	33
3.3.1.	Sơ đồ chuyển trạng thái	33
3.3.2.	Thiết kế schematic, layout và mô phỏng mạch đếm đồng bộ dùng JKFF	33
3.3.3.	Yêu cầu trong bài báo cáo ở phần này.....	33
BÀI THỰC HÀNH SỐ 4	34	
4.1.	Mục tiêu.....	34
4.2.	Thiết kế và mô phỏng ALU 3-bit	34
4.2.1.	Sơ đồ khối và các chức năng	34
4.2.2.	Phần mềm LogiSim và hướng dẫn	34
4.2.3.	Yêu cầu trong bài báo cáo ở phần này(Schematic và layout).....	34
4.2.4.	Tham khảo hiện tượng overflow	35
BÀI THỰC HÀNH SỐ 5	36	
5.1.	Mục tiêu.....	36
5.2.	Thiết kế và mô phỏng simple datapath.....	36
5.2.1.	Các thành phần của datapath	36
5.2.2.	Yêu cầu trong bài báo cáo ở phần này(Schematic và layout).....	37
BÀI THỰC HÀNH SỐ 6	38	
6.1.	Mục tiêu.....	38
6.2.	Thiết kế và mô phỏng simple control unit.....	38
6.2.1.	Thiết kế và mô phỏng simple control unit	38
6.2.2.	Yêu cầu trong bài báo cáo ở phần này(Schematic và layout).....	38
6.3.	Thiết kế và mô phỏng simple processor.....	38

6.3.1.	Thiết kế và mô phỏng simple processor	38
6.3.2.	Yêu cầu trong bài báo cáo ở phần này(Schematic và layout).....	38
TÀI LIỆU THAM KHẢO		39

NỘI QUY THỰC HÀNH

1. Sinh viên tham dự đầy đủ các buổi thực hành theo quy định của giảng viên hướng dẫn (GVHD), môn học này sẽ học 6 buổi, mỗi buổi 5 tiết và học cách tuần.
2. Sinh viên phải xem nội dung của bài thực hành trước buổi học và chủ động ôn tập các thiết kiến thức liên quan để thực hiện bài lab.
3. Tài liệu hướng dẫn, công cụ thực hành sẽ được giảng viên hướng dẫn cung cấp và chỉ dùng cho việc học tập, nghiên cứu, không được dùng với các mục đích khác và không được phát tán nếu chưa được phép.

BÀI THỰC HÀNH SỐ 1

1.1. Mục tiêu

Giúp sinh viên làm quen với công cụ Galaxy Custom Designer của Synopsys với bộ thư viện 90nm, đồng thời giúp cho sinh viên nắm được quy trình của công cụ này và áp dụng vào thiết kế một cổng logic cơ bản là cổng Inverter. Ngoài ra bài thực hành này sẽ hướng dẫn sinh viên biết cách cài đặt và mô phỏng thiết kế của mình trên các phần mềm khác như HSPICE, PSPICE,...

1.2. Công cụ Galaxy Custom Designer và thư viện PDK 90nm

1.2.1. Đăng nhập và chạy license máy ảo REDHAT

 Đăng nhập


```
User      : root
Password  : 123456
```

- ✚ Mở terminal: chuột phải → Open Terminal

Gõ: “/usr/synopsys/SCL/s”

Lưu ý: Lệnh này phải được chạy đầu tiên khi mở máy và khởi động lại máy

1.2.2. Luồng thiết kế của Galaxy Custom Designer



Hình 1-1: Luồng thiết kế của Custom Design

1.2.3. Khởi động Galaxy Custom Designer


 Tao thư mục làm việc

Giải nén thư mục *lab1vlsi.tar* vào directory */root/*

Command: `tar -xzf lab1vlsi.tar`

Truy cập vào folder inverter bằng lệnh: `cd lab1vlsi/inverter`


Nhập lệnh để mở custom design: `cdesigner &`



Hình 1-2: Giao diện của phần mềm Custom Design

Tạo thư viện

Tại mỗi directory đang làm việc sẽ chứa một file chứa những thông tin của thư viện có tên là *lib.defs*. Để sử dụng thư viện chọn Tools → Library Manager Library Manager được chia làm 4 cửa sổ con:



Hình 1-3: Cửa sổ quản lý thư viện


- Libraries: chứa tên của thư viện
- Cell Categories: dùng để nhóm các phần tử theo một cách đặc tả nào đó
- Cells: chứa các cells cơ bản cùng nhóm
- Views: chứa kiểu thiết kế của cells

- Tạo mới một thư viện có tên là inv bằng cách chọn:

File → *New* → *Library*. Đặt tên là *inv* → *OK*.


Trong Library Manager sẽ xuất hiện thêm một thư viện inv trong phần Libraries

Nhấp chuột phải vào phần cửa sổ *Cells* → *New* để tạo cell mới, đặt tên cho cell này là *inv* → *OK*



Hình 1-4: Tạo 1 cells của thiết kế

- Nhấp phải chuột vào cửa sổ *Views* → *New*. Trong phần View Name chọn *Schematic* → *OK*




Hình 1-5: Tạo 1 thiết kế schematic

Mở Schematic của phần tử inv bằng Schematic Editor bằng cách nhấp đôi chuột trái lên Schematic ở cửa sổ Views.




Hình 1-6: Cửa sổ thiết kế schematic

1.2.4. Làm quen với cửa sổ schematic editor



Hình 1-7: Các chức năng của cửa sổ thiết kế schematic

✚ Thanh công cụ bên trái



Hình 1-8: Các chức năng chính của cửa sổ thiết kế schematic

 Chức năng:

1	Thêm linh kiện	11	Xoay trái 90 ⁰
2	Thêm node	12	Xoay phải 90 ⁰
3	Đặt tên dây dẫn hoặc node	13	Lật trái qua phải
4	Thêm PIN	14	Lật dưới lên
5	Sao chép và đổi tên thiết kế	15	Properties
6	Undo	16	Xóa linh kiện
7	Redo	17	Cut
8	Move linh kiện	18	Copy
9	Stretch	19	Paste
10	copy cell		

Bảng 1-1: Các chức năng chính của cửa sổ thiết kế schematic

Lưu ý: Sinh viên nên nhớ các phím tắt của các chức năng trên để tiện thiết kế


 Thanh công cụ ở trên: sinh viên tự tìm hiểu



Hình 1-9: Công cụ khác trong thiết kế schematic

 Thông số của PMOS (NMOS)


Click (1) ở thanh công cụ bên trái gõ như hình để xem các thông số của PMOS (NMOS)



Hình 1-10: Thông số của PMOS ở schematic

1.3. Thiết kế schematic và mô phỏng inverter (Front-end)

1.3.1. Thiết kế mạch inverter



Hình 1-11: Mạch schematic của inverter

Trong đó:

VDD, GND được lấy từ thư viện Basic


PMOS, NMOS được lấy từ thư viện reference90RF với thông số như hình

in là PIN (type: input)

out là PIN (type: output)

Trong quá trình thực hiện để thoát tác vụ hiện tại nhấn ESC

➔ Khi thiết kế xong, click *Check and Save* và ở cửa sổ *Custom Designer Console* sẽ hiện như hình dưới. Nếu có lỗi cửa sổ này sẽ thông báo, đồng thời trên cửa sổ làm việc của schematic, những vị trí lỗi sẽ được highlight




Hình 1-12: Thông báo mạch inverter không vi phạm các rules

1.3.2. Tạo Symbol


- ✚ Để tiện cho việc mô phỏng hoặc tái sử dụng để thiết kế cho một mạch khác, người ta sẽ tạo một symbol cho mạch. Symbol này sẽ đại diện cho mạch trong các thiết kế.
- ✚ Để tạo tạo symbol cho inverter ta làm như sau:

Trong cửa sổ Schematic Editor chọn Design → New Cellview → From Cellview Một cửa sổ khác sẽ hiện ra. Vị trí của các pin sẽ được hiển thị trên symbol như trong mục Adjust Pins. Nếu cần thay đổi vị trí của Pin ta chỉ cần drag Pin tới vị trí mong muốn.



Hình 1-13: Tạo một CellView từ CellView để tạo symbol inverter

Click OK → Một cửa sổ Symbol Editor hiện ra như hình dưới



Hình 1-14: Symbol inverter mặc định


- Hình vuông màu đỏ là phần viền (Selection) của symbol
- Hình vuông màu xanh là phần hình thể (shape) của symbol



Hình 1-15: Xóa symbol inverter mặc định

Xóa hình vuông màu xanh bên trong bằng cách nhấp chọn ô màu xanh → bấm delete.
Làm tương tự với hình màu đỏ.

Dùng công cụ Add → Shape để vẽ hình như sau:



Hình 1-16: Symbol inverter

Vẽ phần viền cho hình vừa mới tạo bằng cách chọn Add → Selection → Chọn Auto Create ở thanh tác vụ mới hiện ra. Ta được kết quả:




Hình 1-17: Tạo viền cho symbol inverter

Bấm Design → Save (F2) để lưu symbol lại.


1.3.3. Test-bench

- Tạo một mạch làm testbench cho inverter ta cần làm một mạch khác để tạo môi trường kiểm tra hoạt động của mạch.
- Thực hiện các bước sau để tạo testbench cho inverter như sau:
Trong Library Manager → Nhấp chuột phải vào cửa sổ Cells chọn New → Đặt Cell Name là inv_test → OK → Bấm chọn cell inv_test. Nhấp chuột phải vào cửa sổ Views → New → Chọn View Name là Schematic → OK.




Hình 1-18: Tạo schematic test-bench

Mở schematic của cell inv_test lên bằng cách nhấp đôi vào schematic → Chọn Add Instance → Chọn các thông số như hình:



Hình 1-19: Thêm inverter đã thiết kế vào cửa sổ schematic


Rê chuột ra canvas và bấm chuột trái để thêm Inverter. Sau đó vẽ thêm một số thành phần sau:



Hình 1-20: Mạch test-bench hoàn chỉnh

Trong đó:

- V1 nằm trong thư viện analogLib → vdc. Chọn vdc = 1.2v
- V2 nằm trong thư viện analogLib → vpulse. Chọn thông số như hình




Hình 1-21: Thông số nguồn sóng vuông

Đặt tên pin cho đầu ra inverter là: result

1.3.4. Mô phỏng kết quả bằng SAE

- Phân này sẽ giới thiệu mô phỏng với các thao tác trên giao diện của phần mềm *cdesigner*.
- Trong màn hình Schematic Editor của *inv_test* chọn *Tools* → *SAE* Thực hiện các bước sau:

Setup → Analyses. Chọn các thông số như hình → OK




Hình 1-22: Thông số mô phỏng transistion

Setup → Model Files → Click vào “Click to add” (không phải **browser**) → Mở biểu tượng directory bên cạnh. Trở đến đường dẫn *PDK/hspice/* chọn file *reference_model.inc* → Open → OK.

Chọn Simulation → Netlist and Run

Một cửa sổ thông báo hiện ra, tại cửa sổ *hspice.st0* hiện thông tin như sau báo kết quả simulation đã thành công.



Hình 1-23: Mô phỏng thành công

- Trong cửa sổ Custom Designer SAE làm các bước sau:

Tại mục Expression, click thêm một dòng

Chọn “Select Output in Design” → bấm chọn dây nối vào cổng Input của inverter

Output	Expression	Analyses	Value		
Click to add					

Select Output in Design

Hình 1-24: Công cụ để chọn đo các loại tín hiệu


Tương tự, bấm thêm một dòng tại expression và chọn dây nối ra ngõ output của inverter

Output	Expression	Analyses	Value		
	v(/net13)			☒	☒
	v(/result)			☒	☒
Click to add					

Hình 1-25: Tên của các tín hiệu cần đo


Kết thúc bấm chọn nút Plot tại góc phía dưới bên phải của cửa sổ hiện tại.

Một chương trình có tên là WaveView hiện kết quả mô phỏng như hình dưới.



Hình 1-26: Kết quả mô phỏng SAE

Nhấp chuột phải vào phần cửa bên trái chọn Ungroup. Chọn các tính năng trong Axes → Zoom để tìm hiểu cách phóng to/ thu nhỏ của chương trình.



Hình 1-27: Tách các tín hiệu trong SAE

Chọn Tools → Measurement. Tại panel Measurement chọn Rise/Fall Time → OK. Nhấn giữ chuột trái vào nút mới xuất hiện và di chuyển đến gần cạnh lên/xuống của xung để đo thời gian cạnh lên hoặc thời gian cạnh xuống. Sinh viên sử dụng các cách đo khác tùy vào mục đích và yêu cầu của bài thực hành.

1.3.5. Mô phỏng thiết kế bằng lệnh SPICE

- Một mạch được thiết kế bằng đồ họa đều có thể được trình bày dưới dạng file netlist. Để hiểu thêm về netlist, sinh viên đọc tài liệu *hspice-example.pdf*
- Để tạo file netlist ta làm các bước sau:

Tại cửa sổ **schematic editor** của **inv_test** chọn Tools → Simulation.

Trên Toolbar có thêm một mục có tên là Simulation → Chọn Simulation → Initialize → New → Một bảng hiện ra, chọn directory làm nơi lưu trữ các dữ liệu mô phỏng (ở hướng dẫn này để mặc định) → Chọn Simulator là HSPICE → Create

Chọn Simulation → Run → Netlist → Xuất hiện thông báo thành công việc xuất file netlist ở Console.

```
Information: "Netlisting finished successfully." (NETLISTING-012)
```

- Lần lượt thực hiện các thao tác sau:

Tạo một directory tại /lab1vlsi/ có tên là inv_simulation

Vào directory lab1vlsi/inverter/inv_test.HSPICE1 và copy file netlist.final ra directory *inv_simulation* vừa tạo.

Chuyển cửa sổ làm việc đến directory *inv_simulation*

Mở file netlist.final lên bằng lệnh sau

```
>> gedit netlist.final &
```

Một cửa sổ trình soạn thảo gedit hiện lên.

Tìm dòng sau

```
*Models section
```

```
*Include parameters
```

```
*.include 'my_model_parameters.inc'
```

Chỉnh sửa dòng thứ 3 để chèn file models của hspice (chú ý phải xóa ký tự *).

Dòng bên dưới là ví dụ

```
.include './PDK/hspice/reference_models.inc'
```

Tương tự, tìm và bỏ chọn ký tự * dòng bên dưới

```
.tran 0.1n 100n START=0
```

Lưu file

Trong directory inv_simulation gõ lệnh


```
>> hspice -i netlist.final -o netlist.lis
```

Gõ lệnh sau để hiển thị kết quả mô phỏng

```
>> wv netlist.tr0 &
```


Một cửa sổ waveview hiện ra

Chọn hiển thị sóng như hình sau: toplevel → V(net13) → V(Result)




Hình 1-28: Kết quả mô phỏng bằng spice


Ngoài ra, sinh viên có thể sử dụng các công cụ khác như HSPICE, PSPICE, LTSPICE,... để mô phỏng tương tự như mục 5 này. Ở đây, khuyến khích sinh viên sử dụng công cụ HSPICE để mô phỏng vì HSPICE chính là công cụ sinh ra file netlist này. Tuy nhiên sinh viên cần lưu ý đổi tên file *netlist.final* thành *netlist.sp* để sử dụng trên phần mềm này, đồng thời sinh viên cũng cần phải copy file *reference_models.inc* để cùng thư mục với file *netlist.sp*



Hình 1-29: Giao diện của phần mềm HSPICE 2007



Hình 1-30: Thông số cần được chỉnh sửa




Hình 1-31: Kết quả mô phỏng bằng phần mềm HSPICE 2007

Kết quả mô phỏng ở phần mềm Hspice này hoàn toàn giống với mô phỏng SAE và mô phỏng bằng lệnh spice.

1.4. Layout Inverter (Back-end)


1.4.1. Tạo thư viện làm việc và các luật thiết kế

- Trong thư viện inv, tạo thêm một view của inv có tên là layout như hình



Hình 1-32: Tạo View layout

Mở layout của inverter lên, ta có giao diện của Layout Editor như hình



Hình 1-33: Cửa sổ layout


- Sinh viên tham khảo file “designer rules.pdf” để biết các luật thiết kế của bộ thư viện PDK90nm của Synopsys. File PDF này sẽ dùng xuyên suốt trong quá trình thực hành môn thiết kế vi mạch số.

1.4.2. Quy ước khi layout

- Layout dây nguồn VDD và GND: độ rộng = $8 * \lambda$ (với $\lambda = 90 \text{ nm}$)
- Các dây metal lẻ phải được vẽ theo chiều thẳng đứng, các metal chẵn được vẽ theo chiều ngang.


1.4.3. Tạo mối nối chung giữa các CMOS

- Vào Options → Design (E) → Command và bấm chọn Auto abutment
Giữ chuột trái và di chuyển để 2 CMOS gần nhau như hình vẽ để cực S và cực D gần nhau



Hình 1-34: Hai CMOS khi chưa có mối nối chung

Bỏ nhấn chuột, hai cực của hai CMOS tự động nối liền với nhau




Hình 1-35: Hai CMOS khi có mối nối chung

1.4.4. Layout inverter


- Ở bước này sinh viên sẽ tiến hành layout cổng inverter từ PMOS, NMOS và các lớp metal, cụ thể như sau:

Click vào create instance (phím tắt I) để lấy PMOS và điều chỉnh các thông số như hình dưới




Hình 1-36: Thông số PMOS ở layout

Tương tự, sinh viên cũng lấy NMOS từ thư viện và điền các thông số giống với thông số của NMOS ở phần 1 mục III. Ta được như hình dưới




Hình 1-37: Các CMOS khi mới được lấy ra từ thư viện

Sinh viên cần phải chỉnh khả năng view linh kiện từ 0 $\rightarrow$ 1 (1 ở đây còn tùy thuộc các khối block cha - con được dùng trong thiết kế). Ngoài ra sinh viên cần bật tính năng SmartDRD để phần mềm kiểm tra lỗi DRC trong lúc thiết kế nhằm tiết kiệm thời gian.




Hình 1-38: Điều chỉnh chế độ nhìn của phần mềm

Sau khi hoàn thành các bước trên ta được như hình dưới.



Hình 1-39: Các CMOS sau khi chỉnh chế độ nhìn

Tiến hành kết nối PMOS và NMOS lại với nhau, đồng thời đi đường dây POWER cho mạch inverter.



Hình 1-40: Layout của inverter


✚ Những điểm cần chú ý khi layout inverter:

Kích thước dây nguồn VDD!, GND! và chiều đi của các lớp metal. Ở đây ta dùng 2 metal là metal 1(màu xanh dương) và metal 2(màu vàng)

Để kết nối 2 lớp metal khác nhau, ta sử dụng via trong thư viện reference90nm. VD: để nối m1 với m2 ta dùng via12, m2 với m3 ta dùng via23,... Luôn nhớ rằng giữa metal và poly thư viện chỉ hỗ trợ metal 1 và poly thông qua poly_cust.

Để gộp các khối metal cùng 1 lớp, ta tiến hành select các khối đó và chọn Edit → merge (Shift + M) → OK.

Để tạo chân PIN (vdd!, gnd!, in, out) cho layout: create → pin → by sharp, sau đó gõ vào ô Name. Đánh dấu stick và label



Hình 1-41: Chọn label để hiển thị tên PIN

Chú ý: Các lớp vật liệu như: poly, m1, m2 bây giờ ta sẽ chọn thuộc tính “pin” thay vì thuộc tính “drw” trong LPPs.

Tạo viền cho thiết kế: Create → Boundry → Auto Create

1.4.5. Kiểm tra Design Rules Check (DRC)

✚ Bước này sử dụng chức năng DRC để kiểm tra thiết kế đã đúng với các luật thiết kế hay không.

Vào Verification → DRC → Setup and Run


Tại tab Main, chú ý đến các option sau:

- Run Dir: thư mục chứa các file kiểm tra drc
- Job Parameters → Tool: chọn Hercules
- Job Parameters → Runset: Chọn runset file *reference_drc.ev* tại *PDK/hercules/drc*

Tại Custom Options, chọn file Layer Map tại


/PDK/techfiles/reference90RF_layer.map

Click OK. Chờ... Nếu thiết kế không phạm luật nào sẽ được thông báo tại Custom Designer Console như sau:




Hình 1-42: Không có lỗi DRC

Nếu xuất hiện lỗi, một cửa sổ sẽ hiện ra thông báo các lỗi có trong thiết kế



Hình 1-43: Cửa sổ thông báo lỗi DRC

Sinh viên chuyển sang tab DRC Errors để sửa lỗi, khi click vào lỗi trong cửa sổ layout phần mềm sẽ highlight vị trí lỗi. Sinh viên cần sửa hết các lỗi trước khi chuyển sang bước tiếp theo.



Hình 1-44: Thông tin chi tiết về lỗi DRC

1.4.6. Kiểm tra Layout Versus Schematic (LVS)

➤ Bước này kiểm tra layout có được thiết kế đúng với thiết kế (schematic).


Vào Verification → LVS → Setup and Run

Tương tự với DRC, tại thẻ Main chọn các thông số như sau:

- Run Dir:
- Job Parameters → Tool : chọn hercules
- Job Parameters → Runset : Chọn runset file reference_lvs.ev tại PDK/herceles/lvs

Tại Custom Options, chọn Layer Map giống như bước DRC.

Click OK. Đợi... Nếu schematic và layout giống nhau thì tại Custom Designer Console sẽ có thông báo như sau:



Hình 1-45: Không có lỗi LVS

Nếu lỗi sinh viên cần kiểm tra lại các thông số, các kết nối giữa PMOS, NMOS, POWER và các via đã được chèn đúng vị trí hay chưa? Phần mềm cũng hỗ trợ sửa lỗi bằng cách highlight những vị trí khác nhau giữa schematic và layout thông qua hai cửa sổ thiết kế schematic và layout. Sinh viên cần sửa hết các lỗi trước khi chuyển sang bước tiếp theo.

1.4.7. Trích xuất tụ, trở ký sinh (Layout Parasitic Extraction – LPE)

- Bước này ước tính và hiển thị lượng ký sinh trên mạch bao gồm tụ và trở.

Chọn Verification → LPE → Setup and Run

Trong thẻ Main chú ý các option sau:

- Run Dir: chọn nơi chứa file khi thực hiện trích xuất ký sinh.
- Job Parameters → Tool: Chọn StarRC
- Job Parameters → Runset: Chọn file star_herc_cmd trong directory /PDK/starrc


Trong thẻ Extraction Options chọn chú ý các thiết lập sau

- Layout Extraction → LVS Tool:
- Layout Extraction → Milkyway... → Trỏ đến thư mục EXTRACT_VIEW (thư mục này được tạo ra ở bước LVS).

Chờ đến khi kết quả hiện ra, kết quả là bản layout có kèm theo một số tụ và điện trở ký sinh trên layout, tùy vào thiết kế mà thời gian chạy nhanh hay chậm.


- Mô phỏng PostLayout

Ở mục III ta đã tạo cells có tên là: inv_test . Bây giờ ta sẽ tiến hành tạo một views mới của inv_test: click phải → new và chọn như hình:



Hình 1-46: Tạo View config để mô phỏng post-layout


Một cửa sổ hiện ra, sinh viên cấu hình như hình dưới:



Hình 1-47: Các thông số cần chú ý về config

Sinh viên Save lại cấu hình

Tại views config của cell inv_test: click phải → open design, mạch test_bench ở mục III sẽ hiện ra, khi click vào symbol của inverter sẽ hiện ra hình PostLayout (starrc)




Hình 1-48: Tụ, trở ký sinh trên layout của inverter

Sinh viên thực hiện mô phỏng SEA và spice như trình bày ở mục III.

1.5. Các thách mắc thường gặp

1.5.1. Cảnh báo không tìm thấy file *lib.defs*?



Hình 1-49: Lỗi không tìm thấy PDK/thiết kế

- ✚ Trả lời: File *lib.defs* là file chứa đường dẫn tới thư viện PDK và thiết kế của người dùng, để giải quyết vấn đề này, ta cần chỉnh lại đường dẫn sao cho đúng:

- ✚ Copy file lib.defs trong thư viện PDK ra thư mục mà ta khởi động công cụ Custom Designer này, sau đó mở file này và thêm vào các dòng dưới:

```
INCLUDE $SYNOPSYS_CUSTOM_INSTALL/samples/lib.defs
```

```
DEFINE reference90RF ../lab/PDK/reference90RF
```


```
ASSIGN reference90RF libMode shared
```

Cấu trúc lệnh:

```
DEFINE_<Tên biến>_<đường dẫn tới đang chứa thiết kế/thư viện>
```

```
ASSIGN_<Tên biến>_<chế độ chia sẻ>
```

- ✚ Sau khi chỉnh các thông số trên, ta tiến hành khởi động lại công cụ, nếu thành công thì sẽ như hình sau:




Hình 1-50: Phần mềm đã đọc được PDK /thiết kế

1.5.2. Một số phím tắt cơ bản nên nhớ

Phím tắt	Chức năng
K	Lấy thước đo Lưu ý: Để xóa toàn bộ các thước đã dùng, dùng phím tắt K, sau đó chọn delete all
S	Dùng để điều chỉnh kích thước (dài, rộng) đối với các khối tự vẽ (dùng cho layout)
P	Lấy Pin
I	Create instance
C	Copy
M	Move
Q	Properties
ESC	Hủy bỏ thao tác chức năng hiện tại
Delete	Xóa


Bảng 1-2: Bảng phím tắt nên nhớ

1.5.3. Không nhìn thấy các lớp LPPs trong cửa sổ layout?



Hình 1-51: Lỗi không tìm thấy các lớp layout

- ✚ Trả lời: Sinh viên cần copy 2 file được đính kèm theo bài lab để đưa vào thiết kế. Sinh viên copy file display.tcl vào thư mục khởi động tool, sau đó copy file tech.db vào thiết kế - thư mục con của thư mục khởi động tool. Sinh viên khởi động lại tool, xóa view name layout rồi tạo lại.



Hình 1-52: Các lớp layout của LPPs

--HẾT--

BÀI THỰC HÀNH SỐ 2

THIẾT KẾ VÀ MÔ PHỎNG BỘ FULL ADDER CHỈ DÙNG CỔNG NAND (2 INPUT)

2.1. Mục tiêu

Bài thực hành này giúp cho sinh viên vận dụng các kiến thức đã học của lý thuyết về CMOS cũng như những kiến thức ở bài thực hành số 1 để tiến hành thiết kế và mô phỏng cổng logic NAND2, từ đó xây dựng lên mạch Full Adder 1-bit và từ Full Adder 1bit này ta phát triển lên 2-bit hay nhiều hơn 2-bit.

2.2. Thiết kế và mô phỏng cổng NAND 2


2.2.1. Bảng chân trị của NAND 2

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

Bảng 2-1: Bảng chân trị của NAND2

2.2.2. Thiết kế schematic và symbol

✚ Sinh viên thiết kế như hình:



Hình 2-1: Schematic và symbol của NAND2

✚ Sinh viên tính W/L của CMOS

- ✚ Tiến hành mô phỏng mạch

2.2.3. Layout NAND2 và mô phỏng

- ✚ Sinh viên layout cổng NAND2 đúng function
- ✚ Tiến hành mô phỏng post layout

2.2.4. Yêu cầu trong bài báo cáo phần này(Schematic và layout)

- ✚ Bảng W/L của từng NMOS và PMOS, giải thích cách chọn
- ✚ Hình ảnh các bước thực hiện bao gồm: schematic, symbol, layout
- ✚ Rise time và fall time của tín hiệu output, rút ra nhận xét đồng thời đưa ra hướng giải quyết để cân bằng rise time và fall time
- ✚ Hình ảnh kết quả mô phỏng schematic và layout của các mạch con và mạch tổng hợp (nếu có)
- ✚ Đo delay từ input đến output, rút ra nhận xét


2.3. Thiết kế và mô phỏng bộ full adder 2-bit

2.3.1. Bảng chân trị của bộ full adder


A	B	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Bảng 2-2: Bảng chân trị của bộ full adder

2.3.2 Thiết kế schematic và symbol full adder 1-bit



Schematic full adder



Symbol full adder

Hình 2-2: Schematic và symbol của full adder

Tiến hành mô phỏng mạch.

2.3.2. Layout full adder và mô phỏng full adder 1-bit

- + Sinh viên layout bộ full adder đúng function
- + Tiến hành mô phỏng post layout

2.3.3. Thiết kế schematic và layout bộ full adder 2-bit

- + Sinh viên thiết kế schematic/layout bộ full adder 2-bit đúng function
- + Tiến hành mô phỏng mạch full adder 2-bit

2.3.4. Yêu cầu trong bài báo cáo phần này(Schematic và layout)

- + Bảng W/L của từng NMOS và PMOS, giải thích cách chọn
- + Hình ảnh các bước thực hiện bao gồm: schematic, symbol, layout
- + Rise time và fall time của tín hiệu output, rút ra nhận xét đồng thời đưa ra hướng giải quyết để cân bằng rise time và fall time
- + Hình ảnh kết quả mô phỏng schematic và layout của các mạch con và mạch tổng hợp (nếu có)

--HẾT--

BÀI THỰC HÀNH SỐ 3

THIẾT KẾ VÀ MÔ PHỎNG MẠCH ĐẾM ĐỒNG BỘ 2-BIT SỬ DỤNG JK FLIP FLOP

3.1. Mục tiêu

Bài thực hành này sẽ giúp sinh viên vận dụng định lý *De Morgan* một để thiết kế JK FF từ mạch D FF cho trước mà chỉ sử dụng cổng NAND2, đồng thời cũng sinh viên ôn tập lại quy trình thiết kế mạch đếm bất đồng bộ sử dụng JK FF.


3.2. Thiết kế và mô phỏng JK Flip Flop từ D Flip Flop

3.2.1. Bảng chân trị

D	CLK	Q	$\sim Q$
0	↑	0	1
1	↑	1	0

Bảng 3-1: Bảng chân trị của D FF

3.2.2. Schematic và symbol của D FF



Hình 3-1: Schematic, symbol D Latch và D FF

- ✚ Tiến hành mô phỏng mạch

3.2.3. Layout DFF và mô phỏng

- ✚ Sinh viên layout đúng function
- ✚ Tiến hành mô phỏng post layout

3.2.4. Thiết kế schematic, layout và mô phỏng JK Flip Flip từ DFF

Vận dụng các kiến thức đã học, sinh viên tiến hành chuyển DFF thành JK FF, từ đó áp dụng định luật De Morgan để chuyển tất cả các cổng khác chỉ dùng cổng NAND2


Lưu ý: sinh viên không chỉnh sửa thông số D FF đã thiết kế trước đó

3.2.5. Yêu cầu trong bài báo cáo ở phần này(Schematic và layout)

- ✚ Bảng W/L của từng NMOS và PMOS, giải thích cách chọn
- ✚ Hình ảnh schematic, symbol, layout của D FF và JK FF
- ✚ Rise time và fall time của tín hiệu output D FF và JK FF, rút ra nhận xét đồng thời đưa ra hướng giải quyết để cân bằng rise time và fall time
- ✚ Hình ảnh kết quả mô phỏng schematic và Post layout D FF và JK FF

3.3. Thiết kế và mô phỏng mạch đếm đồng bộ 2bit sử dụng JK FF

3.3.1. Sơ đồ chuyển trạng thái



Hình 3-2: Trạng thái của mạch đếm

3.3.2. Thiết kế schematic, layout và mô phỏng mạch đếm đồng bộ dùng JKFF

Sinh viên vận dụng kiến thức đã học để thiết kế mạch đếm này

3.3.3. Yêu cầu trong bài báo cáo ở phần này

- ✚ Sinh viên trình bày chi tiết cách thiết kế (bảng chuyển trạng thái, bảng kích thích, phương trình đầu vào của mỗi FF).
- ✚ Hình ảnh schematic, symbol, layout của mạch đếm này
- ✚ Hình ảnh kết quả mô phỏng schematic và Post layout

--HẾT--

BÀI THỰC HÀNH SỐ 4


THIẾT KẾ VÀ MÔ PHỎNG ALU 3-BIT

4.1. Mục tiêu

Bài thực hành này sinh viên sẽ thiết kế một ALU đơn giản 3-bit với các phép toán như AND, OR, mạch cộng, mạch trừ. Sinh viên cần thiết kế ALU 3-bit trên phần mềm LogiSim trước khi thực hiện trên phần mềm Custom Design.

4.2. Thiết kế và mô phỏng ALU 3-bit

4.2.1. Sơ đồ khối và các chức năng



Hình 4-1: Sơ đồ và chức năng của ALU 3-bit

Chú ý: Lệnh add và subtract được thực hiện trên 2 số có dấu 3-bit A và B. Kết quả biểu diễn trong số có dấu 3-bit (output). Cờ add_sub_overflow sẽ được bật lên 1 khi mạch phát hiện có overflow xảy ra

4.2.2. Phần mềm LogiSim và hướng dẫn

- + Download phần mềm LogiSim: <http://sourceforge.net/projects/circuit/>
- + Tài liệu tham khảo và hướng dẫn sử dụng:
<http://www.cburch.com/logisim/docs/2.7/en/html/guide/index.html>
- + Video hướng dẫn: <https://www.youtube.com/watch?v=dYZ-Hwbcnq4>

Lưu ý: Sinh viên cần chuẩn bị trước thiết kế của ALU trên LogiSim

4.2.3. Yêu cầu trong bài báo cáo ở phần này(Schematic và layout)


- + Hình ảnh mạch ALU chuẩn bị trên phần mềm LogiSim và các lệnh thành phần AND, OR, ADD, SUBTRACT
- + Bảng W/L của từng NMOS và PMOS, giải thích cách chọn
- + Hình ảnh schematic, symbol, layout của các lệnh thành phần và ALU

- ✚ Hình ảnh kết quả mô phỏng schematic và layout các mạch thành phần và ALU (yêu cầu: phải mô phỏng hết 4 lệnh trên để chứng minh ALU chạy đúng với thiết kế và đúng với LogiSim)

4.2.4. Tham khảo hiện tượng overflow

Arithmetic Overflow


- **Overflow** occurs when the number of bits required for the answer is exceeded
 - n bit represents a number from -2^{n-1} to $+2^{n-1}-1$
 - Overflow always produces an incorrect result



=> A special circuit is used to detect any overflow condition

Overflow examples

- 4 bit numbers, 3 magnitude bit and 1 sign bit



- Overflow never occurs if numbers have different signs

--HẾT--

BÀI THỰC HÀNH SỐ 5

THIẾT KẾ SIMPLE DATAPATH

5.1. Mục tiêu

Trong bài lab này sinh viên sẽ thiết kế một SIMPLE DATAPATH để thực hiện phép tính:

$$S = 1 + 2 + 3 + \dots + n$$


Với n là input được gán từ ngõ vào.

Ngoài ra, bài lab này sẽ giúp sinh viên ôn tập lại kiến thức ở môn Thiết Kế Luận Lý Số, đồng thời vận dụng các kiến thức này để thiết kế.

5.2. Thiết kế và mô phỏng simple datapath

5.2.1. Các thành phần của datapath

✚ Sinh viên sử dụng lại bộ ALU đã thiết kế ở bài thực hành số 3




Hình 5-1: Sơ đồ và chức năng của ALU 3-bit

✚ Selector và register file: sinh viên tự thiết kế

Lưu ý: Khi thiết kế phần Register file – cell (RFC) sinh viên có thể sử dụng D FF đã thiết kế ở bài thực hành số 2, đồng thời cũng cần ôn lại cách thiết kế bộ Encoder để thiết kế RFC

✚ Công 3 trạng thái (tri-states):

EN	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1



Hình 5-2: Symbol của tri-states

Bảng 5-1: Bảng chân trị của tri-states

- ✚ Sinh viên có thể sử dụng shifter nếu cần nhưng phải tự thiết kế và phải đưa vào báo cáo, đồng thời giải thích rõ cách làm bộ shifter này

5.2.2. Yêu cầu trong bài báo cáo ở phần này(Schematic và layout)

- ✚ Viết giải thuật với mã giả (pseudo code) để thực hiện yêu cầu bài lab
- ✚ Bảng W/L của từng NMOS và PMOS, giải thích cách chọn
- ✚ Hình ảnh schematic, symbol, layout của các mạch thành phần kể cả mạch sử dụng lại ở lab trước, shifter (nếu dùng) và datapath
- ✚ Hình ảnh kết quả mô phỏng schematic và layout các mạch thành phần kể cả mạch sử dụng lại ở lab trước, shifter (nếu dùng) và datapath

--HẾT--

BÀI THỰC HÀNH SỐ 6

THIẾT KẾ SIMPLE CONTROL UNIT VÀ SIMPLE PROCESSOR

6.1. Mục tiêu

Trong bài lab này sinh viên sẽ thiết kế một simple control unit và simple processor để thực hiện phép tính: $S = 1 + 2 + 3 + \dots + n$. Với n là input được gán từ ngõ vào. Ngoài ra, bài lab này sẽ giúp sinh viên ôn tập lại kiến thức ở môn Thiết Kế Luận Lý Số, đồng thời vận dụng các kiến thức này để thiết kế.

6.2. Thiết kế và mô phỏng simple control unit

6.2.1. Thiết kế và mô phỏng simple control unit

Dựa vào datapath đã thiết kế ở bài thực hành số 5 và các kiến thức đã được học ở môn Thiết Kế Luận Lý Số, sinh viên tiến hành thiết kế control unit phù hợp với yêu cầu bài lab (sử dụng các FFD, cách thiết kế máy trạng thái FSM để thiết kế CU)

6.2.2. Yêu cầu trong bài báo cáo ở phần này(Schematic và layout)

- ✚ Viết giải thuật với mã giả (pseudo code) để thực hiện yêu cầu bài lab
- ✚ Lập bảng control word cho datapath
- ✚ Lưu đồ chuyển trạng thái của control unit
- ✚ Xây dựng bảng chuyển trạng – Sử dụng FF-D
- ✚ Lập bảng các giá trị ngõ ra (output) của Control Unit để thực hiện giải thuật trên
- ✚ Bảng W/L của từng NMOS và PMOS, giải thích cách chọn.
- ✚ Hình ảnh schematic, symbol, layout của các mạch thành phần kể cả mạch sử dụng lại ở lab trước và control unit
- ✚ Hình ảnh kết quả mô phỏng schematic và layout các mạch thành phần kể cả mạch sử dụng lại ở lab trước và control unit

6.3. Thiết kế và mô phỏng simple processor

6.3.1. Thiết kế và mô phỏng simple processor

Sinh viên tiến hành kết nối simple datapath với simple control unit để tạo thành simple processor

Lưu ý: Sinh viên cần xem lại cách thiết kế decoder để thiết kế bài lab

6.3.2. Yêu cầu trong bài báo cáo ở phần này(Schematic và layout)

- ✚ Hình ảnh schematic, symbol, layout của simple processor
- ✚ Hình ảnh kết quả mô phỏng schematic và layout của simple processor

--HẾT--

TÀI LIỆU THAM KHẢO

1. Nguyễn Minh Sơn, Nguyễn Trần Sơn (2016). *Giáo trình thiết kế vi mạch số*. Nhà xuất bản ĐHQG Tp. HCM.
2. Neil H. E. Weste, D. Harris, Pearson/Addison-Wesley (2005, 4th Edition, 2011). *CMOS VLSI Design*. Addison-Wesley, United States